# JAPAN PATENT OFFICE

17. 9. 2004

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 9月19日

出 願 Application Number:

特願2003-327785

[ST. 10/C]:

[JP2003-327785]

n 4 NOV 2004 REC'D

PCT WIPO

出 人


松下電器産業株式会社

Applicant(s):

PRIORITY DOC

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office 2004年10月21日





【物件名】

【包括委任状番号】

要約書 1

9809938

【書類名】 特許願 【整理番号】 2110050052 平成15年 9月19日 【提出日】 【あて先】 特許庁長官殿 H04N 5/445 【国際特許分類】 【発明者】 大阪府門真市大字門真1006番地 松下電器産業株式会社内 【住所又は居所】 【氏名】 山方 宗嗣 【発明者】 大阪府門真市大字門真1006番地 松下電器産業株式会社内 【住所又は居所】 【氏名】 幡野 貴久 【特許出願人】 【識別番号】 000005821 【氏名又は名称】 松下電器産業株式会社 【代理人】 【識別番号】 100097445 【弁理士】 【氏名又は名称】 岩橋 文雄 【選任した代理人】 【識別番号】 100103355 【弁理士】 【氏名又は名称】 坂口 智康 【選任した代理人】 【識別番号】 100109667 【弁理士】 【氏名又は名称】 内藤 浩樹 【手数料の表示】 【予納台帳番号】 011305 【納付金額】 21,000円 【提出物件の目録】 【物件名】 特許請求の範囲 1 【物件名】 明細書 1 【物件名】 図面 1



#### 【魯類名】特許請求の範囲

#### 【請求項1】

アナログ出力のOSD信号を、デジタル変換後、時分割多重して入力し、OSD信号発生と時分割多重の基準クロックを、各々位相調整を行った水平同期信号でリセットすることを特徴とする、OSD挿入回路。

#### 【請求項2】

デジタル映像信号入力と、前記デジタル映像信号入力のクロック信号と、PLLを内蔵し所望周波数の基準クロックで制御を行いOSD信号をアナログ出力するOSD信号発生回路と、前記OSD信号発生回路の出力をデジタル変換するA/D変換回路と、前記A/D変換回路の出力を時分割多重する時分割多重回路と、前記時分割多重回路の出力データをデコードするデコード回路と、前記デコード回路の出力信号と前記デジタル映像信号入力とを切換えるスイッチ回路と、前記デジタル映像信号入力のクロック信号を4逓倍し前記OSD信号発生回路と前記時分割多重回路の制御信号を発生する制御信号発生回路から構成され、前記OSD信号発生回路の基準クロックと前記時分割多重回路の基準クロックを各々位相調整を行った水平同期信号でリセットすることで、A/D変換時のタイミングエラーを防止して、OSD信号をデジタル挿入することを特徴とするOSD挿入回路。

#### 【請求項3】

前記制御信号発生回路で、前記デジタル映像信号入力のクロック信号を2逓倍して前記OSD信号発生回路と前記時分割多重回路の制御信号を発生することを特徴とする請求項2に記載のOSD挿入回路。



#### 【暋類名】明細魯

【発明の名称】OSD挿入回路

#### 【技術分野】

#### [0001]

本発明はテレテキストやユーザー調整用のメニュー等を映像信号に挿入して画面表示 するOSD挿入回路に関するものである。

#### 【背景技術】

#### [0002]

テレビやモニターにおいては、従来より使いやすさを向上させる為のセット状態表示や、ユーザー調整用画面表示、或いはテレテキスト画面表示等を行うOSD回路が導入されており、アナログ映像信号とアナログOSD信号との挿入に関しては色々な方法が提案されている。

#### [0003]

(例えば特許文献1参照。)

【特許文献1】特開平5-344438号公報(第3頁、第1図)

#### 【発明の開示】

【発明が解決しようとする課題】

#### [0004]

しかしながら従来のような構成では映像信号、及び、OSD信号は共にアナログ信号であり、例えば映像信号がデジタル信号の場合は対応することができない。この為、デジタル制御を行うことが一般的な液晶テレビ等において、OSD挿入の為に、デジタル映像信号に対して本来不要な処理であるD/A変換を行い、OSD信号をアナログ挿入後、再度A/D変換を行う必要が生じ、コスト増、性能劣化の原因となるという課題があった。

#### 【課題を解決するための手段】

# [0005]

前記課題を解決するために本発明のOSD挿入回路は、アナログ出力のOSD信号を、デジタル変換後、時分割多重して入力し、OSD信号発生と時分割多重の基準クロックを、各々位相調整を行った水平同期信号でリセットすることにより、OSD信号のデジタル挿入を可能とするものである。

#### 【発明の効果】

#### [0006]

本発明によれば、アナログ出力のOSD信号を、デジタル変換、時分割多重して入力する構成で、OSD信号発生と時分割多重の基準クロックを、各々を位相調整を行った水平同期信号でリセットすることでタイミングエラーを発生させずに信号を取込み、映像信号とOSD信号のデジタル挿入を行うことが可能になる。付帯する効果として、デジタル制御のシステムにおいて、OSD挿入の為に、デジタル映像信号に対して本来不要な処理であるD/A変換を行い、OSD信号をアナログ挿入後、再度A/D変換を行う必要がなくなり、性能向上、及び、コストダウンが可能となる。

# 【発明を実施するための最良の形態】

#### [0007]

本発明の請求項1に記載の発明は、アナログ出力のOSD信号を、デジタル変換後、時分割多重して入力し、OSD信号発生と時分割多重の基準クロックを、各々位相調整を行った水平同期信号でリセットすることを特徴とし、OSD信号のデジタル挿入を可能にするという作用を有する。

#### [0008]

本発明の請求項2に記載の発明は、デジタル映像信号入力と、前記デジタル映像信号入力のクロック信号と、PLLを内蔵し所望周波数の基準クロックで制御を行いOSD信号をアナログ出力するOSD信号発生回路と、前記OSD信号発生回路の出力をデジタル変換するA/D変換回路と、前記A/D変換回路の出力を時分割多重する時分割多重回路と、前記時分割多重回路の出力データをデコードするデコード回路と、前記デコード回路の



出力信号と前記デジタル映像信号入力とを切換えるスイッチ回路と、前記デジタル映像信号入力のクロック信号を4通倍して前記OSD信号発生回路と前記時分割多重回路の制御信号を発生する制御信号発生回路から構成され、前記OSD信号発生回路の基準クロックと前記時分割多重回路の基準クロックを各々位相調整を行った水平同期信号でリセットすることを特徴とし、A/D変換時のタイミングエラーを防止して、OSD信号をデジタル挿入を可能にするという作用を有する。本発明の請求項3に記載の発明は、請求項2のOSD挿入回路において、制御信号発生回路で、デジタル映像信号入力のクロック信号を2 逓倍してOSD信号発生回路と前記時分割多重回路の制御信号を発生することを特徴とし、A/D変換時のタイミングエラーを防止して、映像信号とOSD信号のデジタル挿入を可能にするという作用を有する。

### [0009]

#### (実施の形態1)

図1は本発明のOSD挿入回路の構成図の一例である。図2、3、4、5はOSD信号 発生回路1の出力をA/D変換器2でデジタル変換する動作を示すタイムチャートである 。図6は時分割多重回路3の動作を示すタイムチャートである。図7はデコード回路の動 作を示したタイムチャートである。図1、及び、図2~図7を用いて、以下に具体的な動 作を説明する。図1において、1はPLLを内蔵し所望周波数の基準クロックで制御を行 い、RGBのOSD信号Rosd、Gosd、Bosdとスイッチ信号Ysosdをアナ ログ出力するOSD信号発生回路、2はOSD信号発生回路1の出力をデジタル変換する A/D変換回路、3はA/D変換回路2の出力を時分割多重する時分割多重回路、4は時 分割多重回路3の出力データをデコードするデコード回路、5はデコード回路4のデジタ ル出力信号Rdec、Gdec、Bdecとデジタル映像信号入力Rin、Gin、Bi nとをデコード回路4の出力スイッチ信号Ysdecにより切換えるスイッチ回路、6は デジタル入力映像信号のクロック信号CLKinを4逓倍しOSD信号発生回路1と時分 割多重回路3の制御信号を発生する制御信号発生回路である。本発明の実施例では入力映 像信号をデジタル規格の標準コンポーネントテレビ信号とし、クロック信号CLKinの 周波数を13.5MHzとする。OSD信号発生回路1の内部基準クロックOCLKは内 蔵PLLにより発生するが、基準クロックOCLKのリセットを制御信号発生回路6で生 成する水平同期信号H1により行う構成とする。基準クロックOCLKの周波数は、デジ タル映像信号のクロック周波数CLKinと同じ13.5MHzになるように設定する。 時分割多重回路3には、時分割多重の基準となる水平同期信号H2と、入力デジタル映像 信号のクロックCLKinの周波数を4逓倍した周波数54MHzの制御クロックCLK mulが、制御信号発生回路6から入力される。また、時分割多回路3からは制御クロッ クCLKmulを4分周した周波数13.5MHzのCLKadを、A/D変換器2のサ ンプリングクロックとして出力する。OSD信号発生回路1の出力をA/D変換器2で取 込むタイミングの関係は前記水平同期信号H1の位相により変化する。水平同期信号H1 はCLKmulで制御され、CLKmulの周期幅で位相調整可能とする。図2から図5 は前記OSD信号発生回路の基準クロックをリセットする水平同期信号H1の位相をOS D発生回路1の内部基準クロックOCLKの1/4の周期幅ずつ、すなわち、CLKmu 1の周期幅で位相調整した場合のOSD出力とA/D変換器間のタイムチャートを示して いる。このような周期幅で水平同期信号H1の位相調整を行うと図4のケースの様に4回 に1回、OSD信号発生回路1の出力の変化点とA/D変換器2のサンプリングクロック の取込みタイミングが重なることとなる。この時、A/D変換器 2 での取込みにおいて、 OSD信号発生回路1の出力ジッターの影響によるタイミングエラー発生の可能性が最も 高くなる。そこでこれを防止する為に、水平同期信号H1の位相を、図2のケースの様に 最もタイミングエラーの発生する可能性の高くなるポイントの中間に設定する。こうする ことでA/D変換器2の入力ジッター許容量を増加させ、タイミングエラーを発生させず に信号を取込むことが可能となる。こうしてタイミングエラー発生を防止したA/D変換 器2の出力は、時分割多重回路3で、制御信号発生回路6で生成する水平同期信号H2を 基準にして時分割多重される。図6に示すように、A/D変換器2の出力信号Rad、G



ad、Bad、Ysadの各信号を、水平同期信号H2を基準にして発生する選択パルスRon、Gon、Bon、Ysonにより時分割4多重する。時分割多重回路3の出力MOは図7に示すように、デコード回路4でデコードされ、位相調整を行い、Rdec、Gdec、Gdec、Bdec、Bdec、Fコード回路4の出力デジタルOSD信号Rdec、Gdec、Bdecとデジタル映像信号入力Rin、Gin、Binとを切換えることにより、信号挿入を行う。このような構成をとることにより、タイミングエラーを発生させずに映像信号とOSD信号のデジタル挿入を行うことが可能になる。尚、本発明の実施例では入力デジタル映像信号、及び、OSD信号発生回路出力信号をRGB信号としたが、YUV信号であっても構わない。

#### [0010]

#### (実施の形態2)

図8は実施の形態2におけるOSD挿入回路であり、入力デジタル映像信号のクロック信号CLKinの周波数を27MHzとし、OSD信号発生回路1の内部基準クロックOCLK周波数を、デジタル映像信号のクロック周波数CLKinの1/2と同じ13.5MHzになるように設定する。時分割多重回路3には、時分割多重の基準となる水平同期信号H2と、入力デジタル映像信号のクロックCLKinの周波数を2逓倍した周波数54MHzの制御クロックCLKmulが、制御信号発生回路6から入力される。かかる構成で、デジタル映像信号のクロック周波数が高い場合にもタイミングエラーを発生させずに映像信号とOSD信号のデジタル挿入を行うことが可能になる。例えば、本実施例のようにデジタル映像信号のクロック信号CLKinが27MHzの場合、実施の形態1においては、制御信号6で発生する映像信号入力クロックの4逓倍周波数は108MHzと高くなる為、回路実現が困難な場合がある。このような場合に映像信号のクロック信号の2番倍クロックで制御を行う本実施の形態2が有効である。但し、この場合はOSD信号の解像度は映像信号の解像度に対して1/2になる。

#### 【産業上の利用可能性】

#### [0011]

本発明にかかるOSD挿入回路は、アナログ出力のOSD信号を、デジタル変換、時分割多重して入力する構成で、OSD信号発生と時分割多重の基準クロックを、各々を位相調整を行った水平同期信号でリセットすることでタイミングエラーを発生させずに信号を取込み、映像信号とOSD信号のデジタル挿入を行うことが可能になり、さらにデジタル制御のシステムにおいて、OSD挿入の為に、デジタル映像信号に対して本来不要な処理であるD/A変換を行い、OSD信号をアナログ挿入後、再度A/D変換を行う必要がなくなり、性能向上、及び、コストダウンをも可能になるものであり、テレテキストやユーザー調整用のメニュー等を映像信号に挿入して画面表示するOSD挿入回路等において有用である。

#### 【図面の簡単な説明】

#### [0012]

- 【図1】本発明の発明実施の形態1の05D挿入回路のプロック図
- 【図2】 OSD信号発生回路とA/D変換器の動作を示したタイムチャート
- 【図3】 OSD信号発生回路とA/D変換器の動作を示したタイムチャート
- 【図4】OSD信号発生回路とA/D変換器の動作を示したタイムチャート
- 【図5】OSD信号発生回路とA/D変換器の動作を示したタイムチャート
- 【図6】時分割多重回路の動作を示したタイムチャート
- 【図7】デコード回路の動作を示したタイムチャート
- 【図8】本発明の発明実施の形態2の05D挿入回路のプロック図

#### 【符号の説明】


#### [0013]

- 1 OSD信号発生回路
- 2 A/D変換器


- 3 時分割多重回路
- 8 テレテキスト信号発生回路




# 【書類名】図面【図1】




# 【図2】



#### 【図3】




#### 【図4】







# 【図5】



# 【図6】




#### 【図7】





# 【図8】





# 【書類名】要約書

【要約】

【課題】アナログ出力のOSD信号をデジタル映像信号に挿入することを目的とする。 【解決手段】アナログ出力のOSD信号を、デジタル変換、時分割多重して入力する構成で、OSD信号発生と時分割多重の基準クロックを、各々を位相調整を行った水平同期信号でリセットすることでタイミングエラーを発生させずに信号を取込み、映像信号とOSD信号のデジタル挿入を行い、OSD挿入の為にデジタル映像信号に対して本来不要な処理であるD/A変換、A/D変換をなくし、性能向上、及び、コストダウンを可能とする

【選択図】図1



【書類名】 手続補正書 平成15年10月31日 【提出日】 【あて先】 特許庁長官殿 【事件の表示】 【出願番号】 特願2003-327785 【補正をする者】 【識別番号】 000005821 松下電器産業株式会社 【氏名又は名称】 【代理人】 【識別番号】 100097445 【弁理士】 岩橋 文雄 【氏名又は名称】 【電話番号】 03-3434-9471 【手続補正1】 【補正対象書類名】 特許願 発明者 【補正対象項目名】 変更 【補正方法】 【補正の内容】 【発明者】 大阪府門真市大字門真1006番地 松下電器産業株式会社内 【住所又は居所】 山方 崇嗣 【氏名】 【発明者】 大阪府門真市大字門真1006番地 松下電器産業株式会社内 【住所又は居所】 幡野 貴久 【氏名】 本件出願の発明者は、正しくは、山方 崇嗣と幡野 貴久の2名 【その他】



特願2003-327785

出願人履歴情報

識別番号

[000005821]

1. 変更年月日

1990年 8月28日

[変更理由]

新規登録

住 所

大阪府門真市大字門真1006番地

氏 名

松下電器産業株式会社